

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-48507 (P2002-48507A)

(43)公開日 平成14年2月15日(2002.2.15)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)	
G01B	7/28		G 0 1 B	7/28	Z	2 F 0 6 3
// G06T	•	400	G 0 6 T	1/00	400G	4M112
,, • • • • •	-•					5 B 0 4 7

審査請求 未請求 請求項の数14 〇L (全 15 頁)

(21)出願番号	特願2000-233099(P2000-233099)	(71)出願人	000002185	
(==, ===, === =		•		

(22)出願日 平成12年8月1日(2000.8.1) 東京都品川区北品川6丁目7番35号

(72)発明者 篠原 衛 東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

ソニー株式会社

(74)代理人 100094053

弁理士 佐藤 隆久


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】静電耐圧が向上され、静電気などによるスイッチング素子あるいは検出回路の破壊を防止できる半導体装置およびその製造方法を提供する。

【解決手段】半導体基板11に形成された複数のスイッチング素子と、スイッチング素子に接続され、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の電荷蓄積電極2と、少なくとも電荷蓄積電極2上に形成された絶縁性保護膜37と、隣接する電荷蓄積電極の間に形成され、表面が電荷蓄積電極2の表面よりも検出対象物に近接し、スイッチング素子と電気的に独立して半導体基板11に接続する柱状導電体4とを有する半導体装置、およびその製造方法。



BEST AVAILABLE COPY





【特許請求の範囲】

【請求項1】半導体基板に形成された複数のスイッチン

前記スイッチング素子に接続され、検出対象物との間の 静電容量値に応じた量の電荷が蓄積される複数の電荷蓄 稽電極と、

少なくとも前記電荷蓄積電極上に形成された絶縁性保護 膜と、

隣接する前記電荷蓄積電極の間に形成され、表面が前記 電荷蓄積電極の表面よりも前記検出対象物に近接し、前 記スイッチング素子と電気的に独立して前記半導体基板 に接続する柱状導電体とを有する半導体装置。

【請求項2】前記柱状導電体は前記絶縁性保護膜により 被覆されている請求項1記載の半導体装置。

【請求項3】前記柱状導電体の表面は前記絶縁性保護膜 の表面とほぼ同一平面上にあり、前記柱状導電体は前記 検出対象物に露出している請求項1記載の半導体装置。

【請求項4】前記柱状導電体の表面は前記絶縁性保護膜 の表面よりも突出している請求項1記載の半導体装置。

【請求項5】前記柱状導電体は少なくとも第1層と前記 20 第1層上に形成された第2層とを有し、前記第2層は前 記電荷蓄積電極と同一の層からなる請求項1記載の半導 体装置。

【請求項6】前記スイッチング素子は、ゲートに印加す る制御電圧に応じてオンまたはオフとなる絶縁ゲート電 界効果トランジスタを含む請求項1記載の半導体装置。

【請求項7】半導体基板に複数のスイッチング素子を形 成する工程と、

検出対象物との間の静電容量値に応じた量の電荷が蓄積 される複数の電荷蓄積電極を、前記スイッチング素子に 接続するように形成する工程と、

隣接する前記電荷蓄積電極の間に、表面が前記電荷蓄積 電極の表面よりも前記検出対象物に近接し、前記スイッ チング素子と電気的に独立して前記半導体基板に接続す る柱状導電体を形成する工程と、

少なくとも前記電荷蓄積電極上に絶縁性保護膜を形成す る工程とを有する半導体装置の製造方法。

【請求項8】前記絶縁性保護膜を形成する工程は、前記 柱状導電体を前記絶縁性保護膜により被覆する工程を含 む請求項7記載の半導体装置の製造方法。

【請求項9】前記絶縁性保護膜を形成する工程は、前記 電荷蓄積電極および前記柱状導電体の上部に前記絶縁性 保護膜を形成する工程と、

前記柱状導電体の表面が露出するまで前記絶縁性保護膜 の表層を除去する工程とを含む請求項7記載の半導体装 置の製造方法。

【請求項10】前記絶縁性保護膜の表層を除去する工程 は、化学機械研磨(CMP; chemical mec hanical polishing) 工程を含む請求 項9記載の半導体装置の製造方法。

【請求項11】前記柱状導電体の表面が露出するまで前 記絶縁性保護膜の表層を除去した後、前記絶縁性保護膜 の表層をエッチングにより除去する工程をさらに有する 請求項9記載の半導体装置の製造方法。

【請求項12】前記柱状導電体を形成する工程は、少な くとも第1層を形成する工程と、

前記第1層上に第2層を形成する工程とを含む請求項7 記載の半導体装置の製造方法。

【請求項13】前記電荷蓄積電極を形成する工程は、前 記柱状導電体の第2層を形成する工程と同一の工程であ る請求項12記載の半導体装置の製造方法。

【請求項14】前記スイッチング素子を形成する工程 は、ゲートに印加する制御電圧に応じてオンまたはオフ となる絶縁ゲート電界効果トランジスタを形成する工程 を含む請求項7記載の半導体装置の製造方法。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、静電容量式の指紋 センサとして用いることができる半導体装置およびその 製造方法に関し、特に、静電耐圧が向上され、静電気な どによるスイッチング素子の破壊を防止できる半導体装 置およびその製造方法に関する。

[0002]

【従来の技術】従来、入退室管理などの用途に利用され ることが多かった指紋照合システムは、近年、コンピュ ータネットワーク上のセキュリティシステムや、携帯端 末などにおける本人認証ツールとして注目されてきてい る。指紋照合システムにおいて採用されている指紋検出 方法としては、例えば、指紋表面における光の反射をC CD (charge coupled device) を用いて検出する光学式検出方法が挙げられる。また、 圧電薄膜(感圧シート)を利用して圧力差の分布から指 紋の検出を行う方法が挙げられる。さらに、指の接触に よる電気特性の変化、具体的には抵抗値の変化または静 電容量の変化を、電気信号の分布に置き換えて指紋を検 出する方法が挙げられる。

【0003】上記の指紋検出方法のうち、指紋の圧力差 を利用する方法は、圧電薄膜の材料が特殊であり、圧電 薄膜の加工が比較的困難であることと、検出感度および 解像度の向上が難しく、指紋照合の信頼性が低いことか ら実用化は遅れている。光学式検出方法は、光源とCC Dを含む指紋照合システムの小型化が難しいため、用途 が限定されている。それに対し、指の接触による静電容 量の変化を検出する静電容量式の指紋センサは、装置の 小型化および軽量化が比較的容易であるため、携帯端末 などに搭載するのに適している。

【0004】図15に、従来の静電容量式指紋センサの 平面図の一部を示す。図15に示すように、指紋センサ は例えば正方形のセル1がマトリクス状に配置された構 造を有する。各セル1は電荷蓄積電極2を有し、隣接す



【0005】図16に図15のX-X,における断面図 10を示す。図16に示すように、指紋センサの各セル1は、半導体基板11上にゲート絶縁膜12を介してワード線となるゲート電極13を有し、ゲート電極13両側の半導体基板11表層にソース/ドレイン領域14a、14bを有する。以上の構成を有するスイッチング用トランジスタTrは、半導体基板11の表面に形成された素子分離絶縁膜15によって、隣接するセルのスイッチング用トランジスタTrと分離されている。上記のトランジスタTrは、半導体基板11表層の不純物拡散層31に形成されている。

【0006】トランジスタTrのソース/ドレイン領域 14a、14bおよび素子分離絶縁膜15上に第1層間 絶縁膜16が形成され、第1層間絶縁膜16上にビット 線17(BL)および接続層18が形成されている。ソ ース/ドレイン領域14a、14bの一方は、プラグ1 9を介してビット線17に接続されている。同様に、ソ ース/ドレイン領域14a、14bの他方は、プラグ1 9を介して接続層18に接続されている。

【0007】ビット線17、接続層18および第1層間 絶縁膜16の上層に、第2層間絶縁膜20が形成されて いる。第2層間絶縁膜20上にバリアメタル層21を介 して、電荷蓄積電極2が形成されている。バリアメタル 層21としては例えばTi層が用いられ、電荷蓄積電極 2としては例えばA1またはA1合金からなる層が用い られる。電荷蓄積電極2を被覆するように、指紋認識面 の全面に例えばシリコン窒化膜からなる絶縁性保護膜2 2が形成されている。

【0008】図17に、上記のようなセルが複数形成された半導体チップ30を含み、指紋センサとして用いられる従来の半導体装置の断面図を示す。図17に示すように、半導体基板11の表層に素子形成領域として不純物拡散層31が形成されている。不純物拡散層31には図16に示すようなスイッチング用トランジスタ(不図示)が形成されており、その上部に電荷蓄積電極2が形成されている。絶縁膜37は図16における素子分離絶縁膜15、第1層間絶縁膜16、第2層間絶縁膜20および絶縁性保護膜22に対応する。パッド電極32は電荷蓄積電極2と同一の層からなり、パッド電極32上の絶縁膜37には開口部が設けられている。

【0009】上記の構成を有する半導体チップ30が、

リード33を有するリードフレーム(不図示)のダイパッド34上に固定されている。パッド電極32とリード33とがワイヤボンディング35により接続されている。上記の指紋認識用半導体チップの指紋認識面を露出させながら、ワイヤボンディング部分35がモールド樹脂36によって封止されている。モールド樹脂36としては例えば熱硬化性樹脂が用いられる。

【0010】次に、上記の指紋センサの動作について説明する。図4は、指紋認識時の指紋センサ(図16参照)の電荷蓄積電極2部分を拡大した断面図である。図4に示すように、スイッチング用トランジスタ等の半導体素子(不図示)が形成された半導体基板11に、例えばTi等からなるバリアメタル層21が形成されている。その上層に、例えばAlまたはAl合金等からなり、基板11に形成された半導体素子に接続する電荷蓄積電極2が形成されている。電荷蓄積電極2は絶縁性保護膜22により被覆されている。

【0011】指紋認識面に指41が接触すると、電荷蓄積電極2-絶縁性保護膜22-指41の間で静電容量(キャパシタ)が形成される。このとき、絶縁性保護膜22はキャパシタ絶縁膜の一部として機能する。基準電位が与えられた指41が、n番目のセルの電荷蓄積電極2から距離dnの位置にあるとき、n番目のセルの電荷蓄積電極2と指41との間の静電容量Csnは、次式(1)によって表される。

【0012】Csn = ・・・・・・・・・・(1) 【0013】ここで、・はキャパシタ誘電体の比誘電率を表し、・・・・・は真空の誘電率を表し、Sはキャパシタ電極の有効面積(電荷蓄積電極のキャパシタに寄与する面積)を表す。式(1)から、指41が指紋認識面に接触していない状態では、指紋センサの全セルにおいてd = ∞となり、全セルで静電容量値Cs = 0となる。

【0014】図4に示すように、電荷蓄積電極2と指41との距離dn(例えばd1、d2)は、指紋の凹凸42に応じて変動する。指紋の凸部が接触しているセルでは、キャパシタ絶縁膜の厚さが絶縁性保護膜22の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大のセルから離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。

【0015】図5に、静電容量検出用セルの回路構成を示す。図5に示すように、各セルの電荷蓄積電極2は、スイッチング用トランジスタTrを介して列方向の選択線であるビット線BLに接続されている。例えば、電荷蓄積電極2(1)ー絶縁性保護膜22ー指41の間で形成されるキャパシタと、スイッチング用トランジスタTr1のソース/ドレイン領域の一方とが接続され、スイ

/ ッチング用トランジスタTr1のソース/ドレイン領域 の他方がビット線BL1に接続されている。スイッチン グ用トランジスタTr1のゲートは行方向の選択線であ るワード線WL1に接続されている。

【0016】同様に、電荷蓄積電極2(2) - 絶縁性保護膜22-指41の間で形成されるキャパシタと、スイッチング用トランジスタTr2のソース/ドレイン領域の一方とが接続され、スイッチング用トランジスタTr2のソース/ドレイン領域の他方がビット線BL2に接続されている。スイッチング用トランジスタTr2のゲートは行方向の選択線であるワード線WL2に接続されている。

【0017】上記の構成において、ビット線BLに所定電位(例えば電源電圧Vcc)を印加しておく(Vccプリチャージ)。指紋検出時に、選択されたワード線WLに電圧を印加して、ワード線WLに接続されたスイッチング用トランジスタTrを一斉にオンとする。各電荷蓄積電極2(1)、2(2)には距離d1、d2によって決定される静電容量Cs1、Cs2に応じた電荷がビット線BLから供給されて蓄積される。したがって、これらの電荷量に応じてビット線BLの電位が変化する。ビット線BLの電位変化量 ΔV は、ビット線BLの負荷容量をCbとすると、次式(2)で表される。

[0018]

 $\Delta V = \{Csn / (CB + Csn)\} \cdot Vcc \cdot \cdot \cdot \cdot (2)$ 【0019】 あるいは、ビット線BLを接地電位にプリチャージしておくことも可能である。その場合には、選択されたワード線WLに接続されたトランジスタTrを一斉にオンとすることにより、各セルの電荷蓄積電極2(1)、2(2)に誘起されていた電荷がビット線BLに放出される。

【0020】ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。

[0021]

【発明が解決しようとする課題】しかしながら、上記の 従来の指紋認識用半導体装置においては、指が指紋認識 面に接触する際に、人体に帯電した静電気が電荷蓄積電 極2に放電し、電荷蓄積電極2を介して、同一の半導体 基板上に形成された検出回路に大電流が流れるという問 題があった。この大電流により検出回路が破壊される と、半導体装置が指紋センサとして作動しなくなる。

【0022】一方、静電気の放電による回路の損傷を防止する目的で、指紋認識面の絶縁性保護膜22の膜厚を厚くしたり、材質を変更したりすることはできない。これは、絶縁性保護膜22が電荷蓄積電極2-絶縁性保護

膜22-指41の間で形成されるキャパシタのキャパシ タ絶縁膜の一部として機能するためである。

【0023】本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、静電耐圧が向上され、スイッチング素子を含む検出回路の破壊を防止できる半導体装置およびその製造方法を提供することを目的とする。

[0024]

【課題を解決するための手段】上記の目的を達成するため、本発明の半導体装置は、半導体基板に形成された複数のスイッチング素子と、前記スイッチング素子に接続され、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の電荷蓄積電極と、少なくとも前記電荷蓄積電極上に形成された絶縁性保護膜と、隣接する前記電荷蓄積電極の間に形成され、表面が前記電荷蓄積電極の表面よりも前記検出対象物に近接し、前記スイッチング素子と電気的に独立して前記半導体基板に接続する柱状導電体とを有することを特徴とする。

【0025】本発明の半導体装置は、好適には、前記柱 状導電体は前記絶縁性保護膜により被覆されていること を特徴とする。あるいは、本発明の半導体装置は、好適 には、前記柱状導電体の表面は前記絶縁性保護膜の表面 とほぼ同一平面上にあり、前記柱状導電体は前記検出対 象物に露出していることを特徴とする。あるいは、本発 明の半導体装置は、好適には、前記柱状導電体の表面は 前記絶縁性保護膜の表面よりも突出していることを特徴 とする。

【0026】本発明の半導体装置は、好適には、前記柱 状導電体は少なくとも第1層と前記第1層上に形成され た第2層とを有し、前記第2層は前記電荷蓄積電極と同 一の層からなることを特徴とする。本発明の半導体装置 は、好適には、前記スイッチング素子は、ゲートに印加 する制御電圧に応じてオンまたはオフとなる絶縁ゲート 電界効果トランジスタを含むことを特徴とする。

【0027】これにより、指などの検出対象物に帯電した静電気を柱状導電体を介して半導体基板、さらに半導体基板の外部に引き抜くことが可能となる。したがって、静電気の放電等に起因するスイッチング素子あるいは検出回路の破壊を防止することが可能となる。本発明の半導体装置において、柱状導電体を絶縁性保護膜により被覆せず、露出した構造とすることにより、さらに静電気の引き抜きの効果を高くすることができる。

【0028】さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板に複数のスイッチング素子を形成する工程と、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の電荷蓄積電極を、前記スイッチング素子に接続するように形成する工程と、隣接する前記電荷蓄積電極の間に、表面が前記電荷蓄積電極の表面よりも前記検出対象物に近接し、前記スイッチング素子と電気的に独立して前記半導体基



板に接続する柱状導電体を形成する工程と、少なくとも 前記電荷蓄積電極上に絶縁性保護膜を形成する工程とを 有することを特徴とする。

【0029】本発明の半導体装置の製造方法は、好適には、前記絶縁性保護膜を形成する工程は、前記柱状導電体を前記絶縁性保護膜により被覆する工程を含むことを特徴とする。本発明の半導体装置の製造方法は、好適には、前記絶縁性保護膜を形成する工程は、前記電荷蓄積電極および前記柱状導電体の上部に前記絶縁性保護膜を形成する工程と、前記柱状導電体の表面が露出するまで前記絶縁性保護膜の表層を除去する工程とを含むことを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記絶縁性保護膜の表層を除去する工程は、化学機械研磨工程を含むことを特徴とする。

【0030】本発明の半導体装置の製造方法は、好適には、前記柱状導電体の表面が露出するまで前記絶縁性保護膜の表層を除去した後、前記絶縁性保護膜の表層をエッチングにより除去する工程をさらに有することを特徴とする。本発明の半導体装置の製造方法は、好適には、前記柱状導電体を形成する工程は、少なくとも第1層を形成する工程と、前記第1層上に第2層を形成する工程とを含むことを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記電荷蓄積電極を形成する工程は、前記柱状導電体の第2層を形成する工程と同一の工程であることを特徴とする。

【0031】本発明の半導体装置の製造方法は、好適には、前記スイッチング素子を形成する工程は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを形成する工程を含むことを特徴とする。

【0032】これにより、静電耐圧が向上され、静電気等の放電によるスイッチング素子あるいは検出回路の破壊を防止することが可能である半導体装置を製造することが可能となる。また、本発明の半導体装置の製造方法によれば、柱状導電体の一部を電荷蓄積電極の製造工程で形成することが可能であり、製造工程の増加が抑制される。

[0033]

【発明の実施の形態】以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。

(実施形態1)図1に、本実施形態の指紋認識用半導体装置の平面図の一部を示す。図1に示すように、指紋センサは例えば正方形のセル1がマトリクス状に配置された構造を有する。各セル1は電荷蓄積電極2を有し、隣接するセル1の電荷蓄積電極2は絶縁膜3によって相互に分離されている。さらに、各電荷蓄積電極2のコーナー部分に柱状導電体4が形成されている。柱状導電体4は電荷蓄積電極2と電気的に独立している。

【0034】図1に示すようなセル1のマトリクスは、

8

【0035】図2に図1のX-X'における断面図を示す。但し、説明を容易とするため柱状導電体4がX-X'にあるものとした。図2に示すように、指紋センサの各セル1は、半導体基板11上にゲート絶縁膜12を介してワード線となるゲート電極13を有し、ゲート電極13両側の半導体基板11表層にソース/ドレイン領域14a、14bを有する。以上の構成を有するスイッチング用トランジスタTrは、半導体基板11の表面に形成された素子分離絶縁膜15によって、隣接するセルのスイッチング用トランジスタと分離されている。

【0036】素子分離絶縁膜15には開口部が形成されており、開口部に柱状導電体4が形成されている。スイッチング用トランジスタTrを半導体基板11の表層に形成された不純物拡散層(ウェル)31に形成し、柱状導電体4を不純物拡散層31以外の部分の半導体基板11に接続させることにより、柱状導電体4を検出回路から電気的に独立させることができる。

【0037】柱状導電体4は例えば第1層4aと、バリアメタル層5と、第2層4bが順に積層された構造とすることができる。この場合、バリアメタル層5は電荷蓄積電極2のバリアメタル層21と同一の層を用いて形成することが可能である。同様に、第2層4bは電荷蓄積電極2と同一の層を用いて形成することが可能である。第1層4aおよび第2層4bとしては、例えばAlまたはAl-Si合金等からなる層が用いられる。

【0038】トランジスタTTのソース/ドレイン領域 14a、14bおよび素子分離絶縁膜15上に第1層間 絶縁膜16が形成され、第1層間絶縁膜16上にビット 線17(BL)および接続層18が形成されている。ソ ース/ドレイン領域14a、14bの一方は、ビット線 17に接続されている。ビット線17、接続層18およ び第1層間絶縁膜16の上層に、第2層間絶縁膜20が 形成されている。第2層間絶縁膜20上にバリアメタル 層21を介して、電荷蓄積電極2が形成されている。バ リアメタル層21としては例えばTi層が用いられ、電 荷蓄積電極2としては例えばTi層が用いられ、電 荷蓄積電極2としては例えばTi層が用いられ、電 指紋認識面の全面に例えばシリコン窒化膜からなる絶縁 性保護膜22が形成されている。

【0039】図3に本実施形態の指紋認識用半導体装置の断面図を示す。図3に示すように、半導体基板11の表層に素子形成領域として不純物拡散層31が形成されており、不純物拡散層31には図2に示すようなスイッ

10

チング用トランジスタ(不図示)が形成されている。スイッチング用トランジスタの上部には、トランジスタに接続する電荷蓄積電極2が形成されている。不純物拡散層31以外の領域の半導体基板11上に、柱状導電体4が形成されている。柱状導電体4は第1層4aおよび第2層4bを有する。図3において、図2の素子分離絶縁膜16、第1層間絶縁膜16、第2層間絶縁膜20および絶縁性保護膜22は絶縁膜37に対応する。

【0040】さらに、半導体基板11上には電荷蓄積電極2および柱状導電体の第2層4bと同一の層からなるパッド電極32が形成されている。柱状導電体4は電荷蓄積電極2およびパッド電極32よりも突出した状態となっている。柱状導電体4、電荷蓄積電極2およびパッド電極32は絶縁膜37によって被覆されており、パッド電極32上の絶縁膜37には開口部が設けられている。

【0041】上記の構成を有する半導体チップ30が、リード33を有するリードフレーム(不図示)のダイパッド34上に固定されている。パッド電極32とリード33とがワイヤボンディング35により接続されている。上記の指紋認識用半導体チップの指紋認識面を露出させながら、ワイヤボンディング部分35がモールド樹脂36によって封止されている。モールド樹脂36としては例えば熱硬化性樹脂が用いられる。

【0042】上記の本実施形態の指紋認識用半導体装置において、指紋認識時に指は接地電位となっていることが望ましい。本実施形態の指紋認識用半導体装置によれば、半導体チップ30が固着されるダイパッド34を接地電位とすることにより、柱状導電体4を接地電位とすることができる。指紋認識面に接触した指は、同時に柱 30 状導電体4に接触するため、確実に指を接地電位とすることができる。

【0043】次に、上記の本実施形態の指紋認識用半導体装置の動作について説明する。図4は、指紋認識時の指紋センサの電荷蓄積電極2部分を拡大した断面図である。図4に示すように、スイッチング用トランジスタ等の半導体素子(不図示)が形成された半導体基板11上に、例えばTi等からなるバリアメタル層21が形成されている。その上層に、例えばA1またはA1合金等からなり、半導体基板11に形成された半導体素子に接続する電荷蓄積電極2が形成されている。電荷蓄積電極2は絶縁性保護膜22により被覆されている。

【0044】指紋認識面に指が接触すると、電荷蓄積電極2-絶縁性保護膜22-指41の間で静電容量(キャパシタ)が形成される。このとき、絶縁性保護膜22はキャパシタ絶縁膜の一部として機能する。基準電位が与えられた指41が、n番目のセルの電荷蓄積電極2から距離dnの位置にあるとき、n番目のセルの電荷蓄積電極2と指41との間の静電容量Csnは、次式(1)によって表される。

【0045】 $Cs_n = \epsilon \cdot \epsilon_0 \cdot S / d_n \cdot \cdot \cdot \cdot (1)$ 【0046】 ここで、 ϵ はキャパシタ誘電体の比誘電率を表し、 ϵ_0 は真空の誘電率を表し、S はキャパシタ電極の有効面積(電荷蓄積電極のキャパシタに寄与する面積)を表す。式(1)から、指41が指紋認識面に接触していない状態では、指紋センサの全セルにおいて $d = \infty$ となり、全セルで静電容量値Cs = 0となる。

【0047】図4に示すように、電荷蓄積電極2と指41との距離dm(例えばdm、dm)は、指紋の凹凸42に応じて変動する。指紋の凸部が接触しているセルでは、キャパシタ絶縁膜の厚さが絶縁性保護膜22の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大のセルから離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。

【0048】図5に、静電容量検出用セルの回路構成を示す。図5に示すように、各セルの電荷蓄積電極2は、スイッチング用トランジスタTrを介して列方向の選択線であるビット線BLに接続されている。例えば、電荷蓄積電極2(1)ー絶縁性保護膜22ー指41の間で形成されるキャパシタと、スイッチング用トランジスタTr1のソース/ドレイン領域の一方とが接続され、スイッチング用トランジスタTr1のソース/ドレイン領域の他方がビット線BL1に接続されている。スイッチング用トランジスタTr1のゲートは行方向の選択線であるワード線WL1に接続されている。

【0049】同様に、電荷蓄積電極2(2)ー絶縁性保護膜22ー指41の間で形成されるキャパシタと、スイッチング用トランジスタTr2のソース/ドレイン領域の一方とが接続され、スイッチング用トランジスタTr2のソース/ドレイン領域の他方がビット線BL2に接続されている。スイッチング用トランジスタTr2のゲートは行方向の選択線であるワード線WL2に接続されている。

【0050】上記の構成において、ビット線BLに所定電位(例えば電源電圧V α)を印加しておく(V α プリチャージ)。指紋検出時に、選択されたワード線WLに電圧を印加して、ワード線WLに接続されたスイッチング用トランジスタTrを一斉にオンとする。各電荷蓄積電極2(1)、2(2)には距離 d1、d2 によって決定される静電容量CS1、CS2 に応じた電荷がビット線BLから供給されて蓄積される。したがって、これらの電荷量に応じてビット線BLの電位が変化する。ビット線BLの電位変化量 Δ Vd(ビット線BLの負荷容量をCBとすると、次式(2)で表される。

[0051]

 $\Delta V = \{C_{Sn} / (C_B + C_{Sn})\} \cdot V_{CC} \cdot \cdot \cdot (2)$

12

【0052】あるいは、ビット線BLを接地電位にプリチャージしておくことも可能である。その場合には、選択されたワード線WLに接続されたトランジスタTrを一斉にオンとすることにより、各セルの電荷蓄積電極2(1)、2(2)に誘起されていた電荷がビット線BLに放出される。

【0053】ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。

【0054】次に、上記の本実施形態の指紋認識用半導体装置の製造方法について説明する。以下、半導体チップの形成工程については図6(a)~図11(l)を参照して説明し、半導体チップのパッケージング工程については図12(a)および(b)を参照して説明する。

【0055】半導体チップの形成工程においては、まず、図6 (a)に示すように、半導体基板11の表面にセル間を分離する素子分離絶縁膜15を形成する。素子分離絶縁膜15は例えばLOCOS(local oxidation of silicon)法により形成する。素子分離絶縁膜15によって分離された半導体基板表層に不純物拡散層31を形成する。不純物拡散層31は例えば不純物をイオン注入することにより形成される。

【0056】次に、図6(b)に示すように、不純物拡散層31上にゲート絶縁膜12を介してゲート電極13を形成する。ゲート電極13はスイッチング用トランジスタのワード線となる。さらに、ゲート電極13をマスクとして不純物拡散層31の表層に不純物を拡散させ、ソース/ドレイン領域14a、14bを形成する。

【0057】次に、図7(c)に示すように、不純物拡散層31を被覆する第1層間絶縁膜16を形成する。続いて、ソース/ドレイン領域14a、14b上の第1層間絶縁膜16に開口部を形成してから、開口部に金属層を埋め込んでプラグ19を形成する。次に、図7(d)に示すように、プラグ19に接続するビット線17(BL)と接続層18とを形成する。さらに、ビット線17、接続層18およびゲート電極13を被覆する第2層間絶縁膜20を形成する。

【0058】次に、図8(e)に示すように、接続層18上部の第2層間絶縁膜20に開口部を形成してから、開口部に金属層を埋め込んでプラグ23を形成する。続いて、図8(f)に示すように、不純物拡散層31以外の領域すなわちセル間の素子分離絶縁膜15、第1層間絶縁膜16および第2層間絶縁膜20に、柱状導電体の第1層4aを形成するための開口部24を形成する。開口部24の形成は例えばドライエッチングにより行うこ

とができる。

【0059】次に、図9(g)に示すように、例えばスパッタリングにより全面にAlまたはAlーSiなどのAl系合金からなる金属層25を1.5μm程度の膜厚で堆積させる。次に、図9(h)に示すように、フォトリソグラフィー工程により開口部24の上部にレジスト26を形成する。

【0060】図10(i)に示すように、レジスト26をマスクとして金属層25に例えば反応性イオンエッチング(RIE; reactive ion etching)を行う。これにより、開口部24内に柱状導電体の第1層4aが形成される。その後、レジスト26を除去する。

【0062】次に、図11(k)に示すように、柱状導電体の第1層4aおよび電荷蓄積電極形成領域の上部にレジスト29を形成する。図11(1)に示すように、レジスト29をマスクとして金属層27、28にエッチングを行うことにより、柱状導電体の第2層4b、電荷蓄積電極2およびパッド電極(不図示)が形成される。その後、レジスト29を除去する。

【0063】次に、図2に示すように、全面に例えば化学気相成長(CVD;chemical vapor deposition)により、絶縁性保護膜22としてシリコン窒化膜を例えば膜厚 1μ m程度堆積させる。シリコン窒化膜のかわりにシリコン酸化膜の積層膜などを絶縁性保護膜22として用いることもできる。その後、パッド電極上の絶縁性保護膜22をエッチングにより除去する。

【0064】以上の工程の後、ダイシング処理などを施すことにより、電荷蓄積電極2および検出回路が形成された半導体チップ30が得られる。以降のパッケージング工程については、図12を参照して説明する。図12において、絶縁膜37は図2の素子分離絶縁膜15、第1層間絶縁膜16および第2層間絶縁膜20に対応する。また、不純物拡散層31に形成されたスイッチング用トランジスタ等は適宜省略した。

【0065】パッケージング工程においては、まず、図12(a)に示すように、リードフレームのダイパッド34上に、例えば銀ペースト等を用いて半導体チップ30を固着する。次に、図12(b)に示すように、例えば金線などを用いたワイヤボンディング35により半導

図13(b)~(d)を参照して説明する。

ッド電極32の形成工程まで、実施形態1の半導体装置の製造方法と共通する。したがって、続く工程について

【0072】図13(b)に示すように、柱状導電体の第2層4b、電荷蓄積電極2およびパッド電極32を形成後、全面に例えばCVDにより絶縁膜37の一部(図2の絶縁性保護膜22に対応する。)を例えば厚さ3μm程度堆積させる。堆積させる絶縁膜の厚さは、下地の段差が概ね解消される程度とする。絶縁膜37としては例えばシリコン窒化膜やシリコン酸化膜の積層膜を形成する。

【0073】次に、図13 (c)に示すように、CMPを柱状導電体4bの表面が露出するまで行う。次に、図13 (d)に示すように、パッド電極32上の絶縁膜37をエッチングにより除去し、パッド電極32を露出させる。以降のパッケージング工程については、図12に示す実施形態1と同様に行うことができる。

【0074】上記の本実施形態の半導体装置の製造方法に従って製造された指紋認識用半導体装置は、指紋認識面に露出した柱状導電体4を有する。したがって、指から柱状導電体4に効率よく静電気を放電させることができる。これにより、半導体基板に形成されたトランジスタあるいは検出回路の破壊を防止することが可能となる。

【0075】(実施形態3)図14(a)に本実施形態の半導体装置の断面図を示す。本実施形態の半導体装置は柱状導電体部分を除き、実施形態1の半導体装置と共通の構造を有する。本実施形態の半導体装置は、図1に示す実施形態1の半導体装置と同様に、電荷蓄積電極2のコーナー部分に柱状導電体4を有する。

【0076】図14(a)の断面図に示すように、柱状導電体4は第1層4aと、その上層に形成された第2層4bとを有し、柱状導電体4の表面は露出し、かつ絶縁性保護膜22上に突出している。柱状導電体の第2層4bは電荷蓄積電極2およびパッド電極32と同一の層からなる。柱状導電体4以外の部分は、実施形態1の半導体装置と同様に絶縁膜37によって被覆されている。

【0077】上記の本実施形態の指紋認識用半導体装置において、指紋認識時に指は接地電位となっていることが望ましい。本実施形態の指紋認識用半導体装置によれば、半導体基板11が固着されるダイパッド34を接地電位とすることにより、柱状導電体4を接地電位とすることができる。指は、指紋認識面(絶縁性保護膜22の表面)に接触する前に柱状導電体4に接触するため、確実に指を接地電位とすることができる。

【0078】上記の本実施形態の半導体装置の製造方法は、絶縁性保護膜22にCMPを施し、パッド電極32上の絶縁膜37を除去する工程まで、実施形態2の半導体装置の製造方法と共通する。したがって、続く工程について図14(b)を参照して説明する。図14(b)

体チップ30のパッド電極32とリード33とを結線する。リード33には予め銀めっき処理などを施しておく。

【0066】次に、図3に示すように、半導体チップ30の指紋認識面を露出させながら、例えば熱硬化性樹脂からなるモールド樹脂36を用いて、半導体チップ30およびワイヤボンディング35を封止する。続いて、モールド樹脂36のバリ取り処理を行ってから、樹脂封止された状態のパッケージをリードフレームの枠から切り離す(トリミング工程)。その後、リードを所望の形状に折り曲げる(フォーミング工程)ことにより、所望の指紋認識用半導体装置が得られる。

【0067】上記の本実施形態の製造方法に従って製造された指紋認識用半導体装置によれば、静電気が帯電した指などが指紋認識面に接近したときに、電荷蓄積電極2ではなく柱状導電体4に静電気が放電する。柱状導電体4の厚さは約2μmであり、厚さ約0.5μmの電荷蓄積電極2に比べて厚いため、柱状導電体4は指紋認識面の表面でわずかに突出した形状となっている。柱状導電体4に放電された電荷は、検出回路以外の部分の半導体基板11からダイパッド34を介して、ダイパッド34に接続されたリード33に流れ、指紋認識用半導体装置の外部に引き抜かれる。したがって、半導体基板11に形成された検出回路の破壊が防止される。また、本海に形成された検出回路の破壊が防止される。また、本海に形態の半導体装置によれば、指紋認識面に形成された検出極勝22の膜厚や材質を変更する必要がないため、指紋認識の精度等は低下しない。

【0068】(実施形態2)図13(a)に本実施形態の半導体装置の断面図を示す。本実施形態の半導体装置は柱状導電体部分を除き、実施形態1の半導体装置と共通の構造を有する。本実施形態の半導体装置は、図1に示す実施形態1の半導体装置と同様に、電荷蓄積電極2のコーナー部分に柱状導電体4を有する。

【0069】図13(a)の断面図に示すように、柱状導電体4は第1層4aと、その上層に形成された第2層4bとを有し、柱状導電体4の表面は指紋認識面に露出している。柱状導電体の第2層4bは電荷蓄積電極2およびパッド電極32と同一の層からなる。柱状導電体4以外の部分は、実施形態1の半導体装置と同様に絶縁膜37によって被覆されている。

【0070】上記の本実施形態の指紋認識用半導体装置において、指紋認識時に指は接地電位となっていることが望ましい。本実施形態の指紋認識用半導体装置によれば、半導体基板11が固着されるダイパッド34を接地電位とすることにより、柱状導電体4を接地電位とすることができる。指紋認識面に接触した指は、同時に柱状導電体4に接触するため、確実に指を接地電位とすることができる。

【0071】上記の本実施形態の半導体装置の製造方法は、柱状導電体の第2層4b、電荷蓄積電極2およびパ 50

に示すように、絶縁膜 37 の全面に例えば R I E を行い、絶縁膜 37 を例えば 0.5 μ m程度薄くする。これにより、柱状導電体 4 b の表面を絶縁膜 37 の表面に対して、例えば厚さ 0.5 μ m程度突出させることができる。以降のパッケージング工程については、図 12 に示す実施形態 1 と同様に行うことができる。

【0079】上記の本実施形態の半導体装置の製造方法に従って製造された指紋認識用半導体装置は、指紋認識面に露出し、かつ絶縁性保護膜22上に突出した柱状導電体4を有する。したがって、指から柱状導電体4に効率よく静電気を放電させることができる。これにより、半導体基板に形成されたトランジスタあるいは検出回路の破壊を防止することが可能となる。

【0080】本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。例えば、柱状導電体4の形状は、図1に示すような四角柱に限定されず、例えば円柱状とすることも可能である。また、柱状導電体4を電荷蓄積電極のすべてのコーナー部分でなく、一部のコーナー部分に形成することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

[0081]

【発明の効果】本発明の半導体装置によれば、検出対象物に帯電した静電気が柱状導電体に放電されるため、半導体装置の静電耐圧が向上し、静電気などによるスイッチング素子の破壊を防止することが可能となる。本発明の半導体装置の製造方法によれば、静電気などによるスイッチング素子あるいは検出回路の破壊を防止できる半導体装置の製造が可能となる。

【図面の簡単な説明】

【図1】図1は本発明の実施形態1に係る半導体装置の 平面図である。

【図2】図2は本発明の実施形態1に係る半導体装置の 断面図であり、図1のX-X'に対応する。

【図3】図3は本発明の実施形態1に係る半導体装置の 断面図である。

【図4】図4は本発明および従来の指紋認識用半導体装置の指紋認識時の電荷蓄積電極部分を拡大した断面図でなる。

【図5】図5は本発明および従来の指紋認識用半導体装置の回路構成を示す図である。

【図6】図6 (a) および (b) は本発明の実施形態1 に係る半導体装置の製造方法の製造工程を示す断面図であり、スイッチング用トランジスタの形成工程までを示す

【図7】図7 (c) および (d) は本発明の実施形態1 に係る半導体装置の製造方法の製造工程を示す断面図で あり、第2層間絶縁膜形成工程までを示す。

【図8】図8(e)および(f)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図であり、柱状導電体用の開口部の形成工程までを示す。

16

【図9】図9(g)および(h)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図であり、柱状導電体の第1層を形成するためのフォトリソグラフィ工程までを示す。

【図10】図10(i)および(j)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図であり、柱状導電体の第2層となる金属層の形成工程までを示す。

【図11】図11(k)および(l)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図であり、柱状導電体の第2層および電荷蓄積電極の形成工程までを示す。

【図12】図12 (a) および (b) は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図であり、ワイヤボンディング工程までを示す。

【図13】図13(a)は本発明の実施形態2に係る半導体装置の断面図であり、図13(b)~(d)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。

【図14】図14(a)は本発明の実施形態3に係る半導体装置の断面図であり、図14(b)は本発明の実施形態3に係る半導体装置の製造方法の製造工程を示す断面図である。


【図15】図15は従来の指紋認識用半導体装置の平面 図である。


【図16】図16は従来の指紋認識用半導体装置の断面図であり、図15のX-X'に対応する。

【図17】図17は従来の指紋認識用半導体装置の断面 図である。


【符号の説明】

1…セル、2…電荷蓄積電極、3…絶縁膜、4…柱状導電体、4 a …柱状導電体の第1層、4 b …柱状導電体の第2層、5 …バリアメタル層、11…半導体基板、12 …ゲート絶縁膜、13…ゲート電極、14 a、14 b … ソース/ドレイン領域、15 …素子分離絶縁膜、16 … 第1層間絶縁膜、17 …ビット線、18 …接続層、19 …プラグ、20 …第2層間絶縁膜、21 …バリアメタル層、22 …絶縁性保護膜、23 …プラグ、24 …開口部、25 …金属層、26 …レジスト、27、28 …金属層、29 …レジスト、30 …半導体チップ、31 …不純物拡散層、32 …パッド電極、33 …リード、34 …ダイパッド、35 …ワイヤボンディング、36 …モールド樹脂、37 …絶縁膜、41 …指、42 …指紋の凹凸。







【図2】




【図4】



【図5】




【図17】




【図6】

(a)




(b)




【図7】


(c)




(d)





[図8]







【図9】







【図10】






【図11】







[図12]




(a)



【図13】




【図14】



(b) 32 37 2 4b 32

【図15】





フロントページの続き

F ターム(参考) 2F063 AA41 BA29 BD20 CA17 DA02

DAO5 DDO7 EA20 KAO3 LA11

LA19 LA22 LA25 LA29

4M112 AAO1 BAO3 BAO7 CA46 CA51

CA54 DAO3 DAO9 DA10 DA11

DA12 EA03 GA01

5B047 AA25 AB02 BA02 BB04 BC01

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BEURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

 \square other: $_$

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.